Searching PAJ

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-098407

(43)Date of publication of application: 07.04.2000

(51)Int.Cl.

G02F 1/1343 G09F 9/30

(21)Application number : 10-270350 (22) Date of filing:

24.09,1998

(71)Applicant:

SEIKO EPSON CORP

(72)Inventor:


KANAI KIYOHIKO

# (54) MANUFACTURE OF ELECTRO-OPTICAL DEVICE AND ELECTRO- OPTICAL DEVICE

#### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a manufacturing method for an electro-optical device capable of certainly connecting light shielding film and constant potential wiring.

SOLUTION: This prepr. method consists of a step forming first insulation film 12 placed between light shielding film 11a and a layer composing of constant potential wiring 80, a step forming second insulation film 4 placed between the first insulation film 12 and the constant potential wiring 80, a step annealing the first and the second insulation films 12, 4, and a step forming a contact hole 81 passing through the annealed first and second insulation films 12, 4. Where an annealing temp. in the annealing step of the first and the second insulation films 12, 4 is specified at temp, higher than or equal to a film forming temp, of the second insulation film 4.



→ McGinn&Gibb

# **LEGAL STATUS**

[Date of request for examination]

24.01.2002

[Date of sending the examiner's decision of rejection]

24.09.2003

[Kind of final disposal of application other than the examiner's

decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

2003-20731

[Date of requesting appeal against examiner's decision of

24.10.2003

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

'04 01/09 11:11 FAX 03 3431 1205

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-98407 (P2000-98407A)

(43)公開日 平成12年4月7日(2000.4.7)

(51) Int.CL? 識別記号 FΙ テーマコート\*(参考) G02F 1/1343 G02F 1/1343 2H092 G09F 9/30 338 G09F 9/30 5 C 0 9 4 338

# 審査請求 未請求 請求項の数6 OL (全 14 頁)

(21)出顯番号	特膜平10-270350	(71)出顧人	000002369
(22) 出顧日	平成10年9月24日(1998.9.24)	(72) 発明者	セイコーエプソン株式会社 東京都新宿区西新宿2丁目4番1号 金井 宿彦 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内
		(74)代理人	100093388 弁理士 鈴木 喜三郎 (外2名)


最終買に続く

#### (54)【発明の名称】 電気光学装置の製造方法及び電気光学装置

#### (57)【要約】

【課題】 遮光膜と定電位配線とを確実に接続すること ができる電気光学装置の製造方法を提供する。

【解決手段】 遮光膜11aと定電位配線80を構成す る層との間に位置する第1の絶縁膜12を成膜する工程 と、第1の絶縁膜12と定電位配線と80の間に位置す る第2の絶縁膜4を成膜する工程と、第1および第2の 絶縁膜12, 4をアニールする工程と、アニールされた 第1および第2の絶縁膜12,4を貫通するコンタクト ホール81を形成する工程とを備え、第1および第2の 絶縁膜12、4をアニールする工程のアニール温度を第 2の絶縁膜4の成膜温度以上とする。



特開平12-098407

## 【特許請求の範囲】

【請求項1】 電気光学物質が封入される一対の基板の うちの一方の基板上に、

複数の画素電極と、前記複数の画素電極を夫々駆動する 複数の薄膜トランジスタと、前記複数の薄膜トランジス タに夫々接続されており相交差する複数のデータ線およ び複数の走査線と、前記複数の薄膜トランジスタを構成 する半導体層の少なくともチャネル領域を前記一方の基 板の側から見て夫々覆う位置に設けられた遮光膜と、前 記遮光膜とコンタクトホールを介して接続される定電位 配線とを備える電気光学装置の製造方法において、

前記遮光膜と前記定電位配線を構成する層との間に位置する第1の絶縁膜を成膜する工程と、

前記第1の絶縁膜と前記定電位配線との間に位置する第 2の絶縁膜を成膜する工程と、

前記第1および第2の絶繰膜をアニールする工程と、 アニールされた前記第1および第2の絶縁膜を貫通する 前記コンタクトホールを形成する工程とを備え、

前記第1および第2の絶縁膜をアニールする工程のアニール温度を前記第2の絶縁膜の成膜温度以上とすることを特徴とする電気光学装置の製造方法。

【請求項2】前記アニールする工程において、アニール時間を前記第2の絶縁膜の成膜時間の1/2以上とすることを特徴とする請求項1に記載の電気光学装置の製造方法。

【講求項3】 電気光学物質が封入される一対の基板のうちの一方の基板上に、複数の画素電極と、前記複数の画素電極を夫々駆動する複数の薄膜トランジスタと、前記複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線および複数の走査線と、前記複数の薄膜トランジスタを構成する半導体層の少なくともチャネル領域を前記一方の基板の側から見て夫々覆う位置に設けられた遮光膜と、前記遮光膜とコンタクトホールを介して接続される定電位配線とを備える電気光学装置の製造方法において、

前記遮光膜と前記定電位配線を構成する層と間に位置する第1の絶縁膜を成膜する工程と、

前記第1の絶縁膜と前記定電位配線との間に位置する第 2の絶縁膜を成膜する工程と、

前記第1および第2の絶縁膜をアニールする工程と、

アニールされた前記第1および第2の絶縁膜を貫通する 前記コンタクトホールを形成する工程とを備え、

前記第1および第2の絶縁膜をアニールする工程のアニール温度を前記第2の絶縁膜の成膜温度以上とし、アニール時間を10分以上とすることを特徴とする電気光学装置の製造方法。

【請求項4】 前記第1の絶縁膜は、前記画素ごとに設けられたスイッチング素子の半導体層と前記遮光膜との間に配置される絶縁膜であることを特徴とする請求項1乃至請求項3のいずれか一項に記載の電気光学装置の製

造方法。

【請求項5】 前記第2の絶縁膜は、前記画来ごとに設けられたスイッチング素子を構成する層と前記スイッチング素子から引き出される配線との間に配置される絶縁膜であることを特徴とする請求項1乃至請求項3のいずれか一項に記載の電気光学装置の製造方法。

【請求項6】 前記コンタクトホールは前記画像表示領域の外側に配置されることを特徴とする請求項1乃至請求項5のいずれか一項に記載の電気光学装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ (以下、TFTと称す。)の半導体層を遮光するための 遮光膜と定電位配線とがコンタクトホールを介して互い に接続された電気光学装置の製造方法に関する。

[0002]

【従来の技術】電気光学装置がプロジェクタ等にライト バルブとして用いられる場合には一般に、液晶等の電気 光学物質層を挟んでTFTアレイ基板に対向配置される 対向基板の側から投射光が入射される。ここで、投射光 が画素部のTFTのa-Si (アモルファスシリコン) 膜やp-Si(ポリシリコン)膜等からなる半導体層の チャネル領域に入射すると、このチャネル領域において 光電変換効果により光電流が発生してしまい、TFTの トランジスタ特性が劣化する。このため、対向基板に は、各TFTに夫々対向する位置に、Cr (クロム) な どの金属材料や樹脂ブラックなどからブラックマトリク ス或いはブラックマスクと呼ばれる遮光膜が形成される のが一般的である。この遮光膜は、各画素開口領域を規 定することにより、TFTの半導体層に対する遮光の他 に、コントラストの向上、色材の混色防止などの機能を 果たしている。

【0003】更に、この種の電気光学装置においては、 特にトップゲート構造(即ち、TFTアレイ基板上にお いてゲート電極がチャネルの上側に設けられた構造)を 採る正ズタガ型又はコプレナー型のa-Si又はp-S i TFTを用いる場合には、投射光の一部がプロジェク タ内の投射光学系により戻り光として、TFTアレイ基 板の側からTFTのチャネル領域に入射するのを防ぐ必 要がある。同様に、投射光が通過する際のTFTアレイ 基板の表面からの反射光や、更にカラー用に複数の電気 光学装置を組み合わせて使用する場合の他の電気光学装 置から出射した後に投射光学系を突き抜けてくる投射光 の一部が、戻り光としてTFTアレイ基板の側からTF Tのチャネル領域に入射するのを防ぐ必要もある。この ために、特開平9-127497号公報、特公平3-5 2611号公報、特開平3-125123号公報、特開 平8-171101号公報等では、石英基板等からなる TFTアレイ基板上においてTFTに対向する位置 (即 ち、TFTの下側)にも、例えば不透明な高融点金庫が

ら遮光膜を形成した電気光学装置を提案している。

【0004】後者の遮光膜は基板と、その基板上の各画素に設けられたTFTの半導体層との間に配置されるとともに、例えば画像表示領域の外側で定電位配線に接続される。遮光膜を定電位配線に接続する部分はTFTと同時に作り込まれる都合上、複数の絶縁膜を貫通するコンタクトホールを介して遮光膜と定電位配線とが接続される構成が採られる場合がある。

#### [0005]

【発明が解決しようとする課題】しかし、複数の絶縁層を貫通するコンタクトホールを形成するに際し、絶縁層の材質等に起因してそのエッチング速度が大きく異なり、これによりコンタクトホールの形状異常が生じるおそれがある。このため遮光膜と定電位配線とが確実に接続できない場合がある。

【0006】本発明は、遮光膜と定電位配線とを確実に接続することができる電気光学装置の製造方法を提供することを目的とする。

#### [0007]

【課題を解決するための手段】本発明の電気光学装置の 製造方法は上記課題を解決するために、電気光学物質が 封入される一対の基板のうちの一方の基板上に、複数の 画素電極と、前記複数の画素電極を失々駆動する複数の 薄膜トランジスタと、前記複数の薄膜トランジスタに夫 々接続されており相交差する複数のデータ線および複数 の走査線と、前記複数の薄膜トランジスタを構成する半 導体層の少なくともチャネル領域を前記一方の基板の側 から見て夫々覆う位置に設けられた遮光膜と、前記遮光 膜とコンタクトホールを介して接続される定電位配線と を備える電気光学装置の製造方法において、前記遮光膜 と前記定電位配線を構成する層との間に位置する第1の 絶縁膜を成膜する工程と、前記第1の絶縁膜と前記定電 位配線との間に位置する第2の絶縁膜を成膜する工程 と、前記第1および第2の絶縁膜をアニールする工程 と、アニールされた前記第1および第2の絶縁膜を貫通 する前記コンタクトホールを形成する工程とを備え、前 記第1および第2の絶縁膜をアニールする工程のアニー ル温度を前記第2の絶縁膜の成膜温度以上とする。

【0008】本発明の電気光学装置の製造方法によれば、第1および第2の絶縁膜をアニールする工程におけるアニール温度を前記第2の絶縁膜の成膜温度以上とすることにより、第1および第2の絶縁膜のエッチング速度の差異が小さなものとなる。このため、第1および第2の絶縁膜を貫通するコンタクトホールを形成するに際し、コンタクトホールの形状異常が生じるおそれがなくなり、したがって遮光膜と定電位配線とを確実に接続することができる。

【0009】本発明の電気光学装置の製造方法の一態様では、前記アニールする工程において、アニール時間を前記第2の絶縁膜の成膜時間の1/2以上とする。

【0010】この態様によれば、第1および第2の絶縁 膜のエッチング速度の差異がさらに小さなものとなるため、コンタクトホールの形状がより良好なものとなり、 したがって遮光膜と定電位配線とを確実に接続すること ができる。

→ McGinn&Gibb

【0011】本発明の電気光学装置の製造方法は上記課 題を解決するために、電気光学物質が封入される一対の 基板のうちの一方の基板上に、複数の画素電極と、前記 複数の画素電極を失々駆動する複数の薄膜トランジスタ と、前記複数の薄膜トランジスタに夫々接続されており 相交差する複数のデータ線および複数の走査線と、前記 複数の薄膜トランジスタを構成する半導体層の少なくと もチャネル領域を前記一方の基板の側から見て夫々覆う 位置に設けられた遮光膜と、前配遮光膜とコンタクトホ 一ルを介して接続される定電位配線とを備える電気光学 装置の製造方法において、前記遮光膜と前記定電位配線 を構成する層と間に位置する第1の絶縁膜を成膜する工 程と、前記第1の絶縁膜と前記定電位配線との間に位置 する第2の絶縁膜を成膜する工程と、前記第1および第 2の絶縁膜をアニールする工程と、アニールされた前記 第1および第2の絶縁膜を貫通する前記コンタクトホー ルを形成する工程とを備え、前記第1および第2の絶縁 膜をアニールする工程のアニール温度を前記第2の絶縁 膜の成膜温度以上とし、アニール時間を10分以上とす。

【0012】本発明の電気光学装置の製造方法によれば、第1および第2の絶縁膜をアニールする工程におけるアニール時間を10分以上とすることにより、第1および第2の絶縁膜のエッチング速度の差異が小さなものとなる。このため、第1および第2の絶縁膜を貫通するコンタクトホールを形成するに際し、コンタクトホールの形状異常が生じるおそれがなくなり、したがって遮光膜と定電位配線とを確実に接続することができる。

【0013】本発明の電気光学装置の製造方法の一態様では、前記第1の絶縁膜は、前記画素ごとに設けられたスイッチング素子の半導体層と前記遮光膜との間に配置される絶縁膜である。

【0014】本発明の電気光学装置の製造方法の一態様では、前記第2の絶縁膜は、前記画素ごとに設けられたスイッチング素子を構成する層と前記スイッチング素子から引き出される配線との間に配置される絶縁膜である。

【0015】本発明の電機光学装置の製造方法の一態様では、前記コンタクトホールは前記画像表示領域の外側に配置される。

【0016】なお、本発明の理解を容易にするために添付図面の参照符号を括弧書きにて付記するが、それにより本発明が図示の形態に限定されるものではない。

## [0017]

【発明の実施の形態】以下、本発明の実施の形態を図面

(4)

特開平12-098407

に基づいて説明する。

【0018】本発明による電気光学装置の第1実施形態 の構成及び動作について、図1から図3を参照して説明 する。図1は、電気光学装置の画面表示領域を構成する マトリクス状に形成された複数の画素における各種素 子、配線等の等価回路である。

【0019】図1において、本実施の形態による電気光 学装置の画面表示領域を構成するマトリクス状に形成さ れた複数の画素は、画素電極9aを制御するためのTF T30がマトリクス状に複数形成されており、画像信号 が供給されるデータ線6aが当該TFT30のソースに 電気的に接続されている。データ線6aに書き込む画像 信号S1、S2、…、Snは、この順に線順次に供給し ても構わないし、相隣接する複数のデータ線 6 a 同士に 対して、グループ毎に供給するようにしても良い。ま た、TFT30のゲートに走査線3aが電気的に接続さ れており、所定のタイミングで、走査線3aにパルス的 に走査信号G1、G2、…、Gmを、この順に線順次で 印加するように構成されている。画素電模9aは、TF T30のドレインに電気的に接続されており、スイッチ ング素子であるTFT30を一定期間だけそのスイッチ を閉じることにより、データ線6 a から供給される画像 信号S1、S2、…、Snを所定のタイミングで書き込 む。画素電極9aを介して電気光学物質に書き込まれた 所定レベルの画像信号S1、S2、…、Snは、対向基 板(後述する)に形成された対向電極(後述する)との 間で一定期間保持される。電気光学物質は、印加される 電圧レベルにより分子集合の配向や秩序が変化すること により、光を変調し、階調表示を可能にする。ノーマリ 一ホワイトモードであれば、印加された電圧に応じて入 射光がこの電気光学物質部分を通過不可能とされ、ノー マリーブラックモードであれば、印加された電圧に応じ て入射光がこの電気光学物質部分を通過可能とされ、全 体として電気光学装置からは画像信号に応じたコントラ ストを持つ光が出射する。ここで、保持された画像信号 がリークするのを防ぐために、画素電極9aと対向電極 との間に形成される電気光学物質容量と並列に蓄積容量 70を付加する。例えば、画素電極9aの電圧は、ソー ス電圧が印加された時間よりも3桁も長い時間だけ蓄積 容量70により保持される。これにより、保持特性は更 に改善され、コントラスト比の高い電気光学装置が実現 できる。

【0020】次に、電気光学装置の画像表示領域内にお ける画素部の構成について図2及び図3を参照して説明 する。図2は、データ線、走査線、画景電極、遮光膜等 が形成されたTFTアレイ基板の相隣接する複数の画素 群の平面図であり、図3は、図2のA-A′断面図であ る。尚、図3においては、各層や各部材を図面上で認識 可能な程度の大きさとするため、各層や各部材毎に縮尺 を異ならしめてある。

【0021】図2において、電気光学装置のTFTアレ イ基板上には、マトリクス状に複数の透明な画素電極9 a (点線部9a゚により輪郭が示されている) が設けら れており、画素電極9aの縦横の境界に各々沿ってデー タ線6a、走査線3a及び容量線3bが設けられてい る。データ線6aは、コンタクトホール5を介してポリ シリコン膜等の半導体層1aのうち後述のソース領域に 電気的接続されており、画素電極9aは、コンタクトホ ール8を介して半導体層1aのうち後述のドレイン領域 に電気的接続されている。また、半導体層1 a のうち後 述のチャネル領域(図中右下りの斜線の領域)に対向す るように走査線3aが配置されている。そして、図中右 上がりの斜線で示した領域に画素部における第1遮光膜 11aが設けられている。即ち第1遮光膜11aは、画 素部において、半導体層1aのチャネル領域を含むTF TをTFTアレイ基板の側から見て各々覆う位置に設け られている。尚、第1遮光膜11aは、半導体層1aの チャネル領域を覆えば、画素TFTにおける光リークの 防止機能は発揮されるが、第1遮光膜11aを定電位に するための配線機能を持たせるためや画素部の開口領域 (即ち、光が透過する領域) を規定するため等の理由か ら、本実施の形態では特に、第1遮光膜11aは、走査 線3aに沿って縞状に設けられている。

→ McGinn&Gibb

【0022】図3に示すように、電気光学装置は、透明 な一方の基板の一例を構成するTFTアレイ基板10 と、これに対向配置される透明な他方の基板の一例を構 成する対向基板20とを備えている。TFTアレイ基板 10は、例えば石英基板からなり、対向基板20は、例 えばガラス基板や石英基板からなる。TFTアレイ基板 10には、画素電極9aが設けられており、その上側に は、ラビング処理等の所定の配向処理が施された配向膜 16が設けられている。画素電極9aは例えば、 | TO 膜(インジウム・ティン・オキサイド膜)などの透明薄 電性薄膜からなる。また配向膜16は例えば、ポリイミ ド薄膜などの有機薄膜からなる。

【0023】TFTアレイ基板10には、図3に示すよ うに、各画素電極9aに隣接する位置に、各画素電極9 aをスイッチング制御する画素スイッチング用TFT3 口が設けられている。

【0024】他方、対向基板20には、その全面に渡っ て対向電極(共通電極)21が設けられており、その下。 側には、ラビング処理等の所定の配向処理が施された配 向膜22が設けられている。対向電模21は例えば、1 TO膜などの透明導電性薄膜からなる。また配向膜22 は、ポリイミド薄膜などの有機薄膜からなる。

【0025】対向基板20には、更に図3に示すよう に、各画素の開口領域以外の領域に第2遮光膜23が設 けられている。このため、対向基板20の側から入射光 が画素スイッチング用TFT30の半導体層1aのチャ ネル領域1a′やLDD(Lightly Doped Drain)領域

(5)

1 b 及び 1 c に侵入することはない。更に、第 2 遮光膜 2 3 は、コントラストの向上、色材の混色防止などの機能を有する。

【0026】このように構成され、画素電極9aと対向 電極21とが対面するように配置されたTFTアレイ基 板10と対向基板20との間には、後述のシール材52 (図11および図12)により囲まれた空間に液晶 電気光学物質が封入され、電気光学物質層50が形の 電気光学物質層50は、画素電極9aからの電 気光学物質層50は、画素電極9aからの 電気光学物質層50は、画素電極9aからの まれていない状態で配向膜16及び22(図3参 照)により所定の配向状態を採る。電気光学物質層50 は、例えば一種又は数種類のネマティック電気光学 を混合した電気光学物質からなる。シール材52は、二 つの基板10及び20をそれらの周辺で貼り合わせる かの、例えば光硬化性樹脂やらなる接着 剤であり、両基板間の距離を所定値とするためのグラス ファイバー或いはガラスビーズ等のスペーサが混入されている。

【0027】図3に示すように、画素スイッチング用T FT30に各々対向する位置においてTFTアレイ基板 10と各画素スイッチング用TFT30との間には、第 1遮光膜11aが各々設けられている。第1遮光膜11 aは、好ましくは不透明な髙融点金属であるTi、C \_r. W. Ta、Mo、Pd及びSiのうちの少なくとも 一つを含む、金属単体、合金、金属シリサイド等から構 成される。このような材料から構成すれば、TFTアレ イ基板10上の第1遮光膜11aの形成工程の後に行わ れる画素スイッチング用TFT30の形成工程における 高温処理により、第1遮光膜11aが破壊されたり溶融 しないようにできる。第1遮光膜11aが形成されてい るので、TFTアレイ基板10の側からの戻り光等が画 素スイッチング用TFT30のチャネル領域 1 a′やL DD領域1b、1cに入射する事態を未然に防ぐことが でき、光電流の発生により画素スイッチング用TFT3 口の特性が劣化することはない。

膜、窒化シリコン膜等からなる。第1層間絶縁膜12により、第1遮光膜11aが画素スイッチング用TFT3 0等を汚染する事態を未然に防ぐこともできる。

【0029】本実施の形態では、ゲート電極3aと半導 体層 1 a との間に設けるゲート絶縁膜2を、ゲート電極 3aに対向する位置から延設して誘電体膜として用い、 半導体膜1aを延設して第1蓄積容量電極1fとし、更 にこれらに対向する容量線36の一部を第2蓄積容量電 極とすることにより、蓄積容量70が構成されている。 より詳細には、半導体層1aの高濃度ドレイン領域1e が、データ線6a及び走査線3aの下に延設されて、同 じくデータ線6a及び走査線3aに沿って延びる容量線 3 b 部分に絶縁膜2を介して対向配置されて、第1 蓄積 容量電極1fとされている。特に蓄積容量70の誘電体 としての絶縁瞑2は、高温酸化によりポリシリコン饃上 に形成されるTFT30のゲート絶縁膜2に他ならない ので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積 容量70は比較的小面積で大容量の蓄積容量として構成 できる。

【0030】図3において、画素スイッチング用TFT 30は、LDD (Lightly Doped Drain) 構造を有して おり、走査線3a(ゲート電極)、走査線3aからの電 界によりチャネルが形成される半導体層1aのチャネル 領域1a'、走査線3aと半導体層1aとを絶縁するゲ -ト絶縁膜2、データ線6a(ソース電極)、半導体層 1 aの低温度ソース領域(ソース側LDD領域)1 b及 び低濃度ドレイン領域(ドレイン側LDD領域)1c、 半導体層1aの高濃度ソース領域1d並びに高濃度ドレ イン領域1eを備えている。高濃度ドレイン領域1eに は、複数の画素電極9aのうちの対応する一つが接続さ れている。ソース領域1b及び1d並びにドレイン領域 1c及び1eは後述のように、半導体層1aに対し、n 型又はp型のチャネルを形成するかに応じて所定濃度の n型用又はp型用のドーパントをドープすることにより 形成されている。n型チャネルのTFTは、動作速度が 速いという利点があり、画素のスイッチング素子である 画素スイッチング用TFT30として用いられることが 多い。本実施の形態では特にデータ線6aは、AI等の 金属膜や金属シリサイド等の合金膜などの遮光性の薄膜 から構成されている。また、走査線3a、ゲート絶縁膜 2及び第1層間絶縁膜12の上には、高濃度ソース領域 1 dへ通じるコンタクトホール5及び高濃度ドレイン領 域1eへ通じるコンタクトホール8が各々形成された第 2 層間絶縁膜4が形成されている。このソース領域1 b へのコンタクトホール5を介して、データ線6aは高濃 度ソース領域1dに電気的接続されている。更に、デー タ線6a及び第2層間絶縁膜4の上には、高濃度ドレイ ン領域1 eへのコンタクトホール8が形成された第3層 間絶縁膜7が形成されている。この高濃度ドレイン領域 1 eへのコンタクトホール8を介して、画素電極9aは

高濃度ドレイン領域1 eに電気的接続されている。前述 の画素電極9 a は、このように構成された第3層間絶縁 膜7の上面に設けられている。

【0031】画素スイッチング用TFT30は、好まし くは上述のようにLDD構造を持つが、低濃度ソース領 域1b及び低濃度ドレイン領域1cに不純物イオンの打 ち込みを行わないオフセット構造を持ってよいし、ゲー ト電極3aをマスクとして高濃度で不純物イオンを打ち 込み、自己整合的に高濃度ソース及びドレイン領域を形 成するセルフアライン型のTFTであってもよい。

【0032】また本実施の形態では、画素スイッチング 用TFT30のゲート電極(データ線3a)をソースー ドレイン領域1 b 及び1 e 間に1 個のみ配置したシング ルゲート構造としたが、これらの間に2個以上のゲート 電極を配置してもよい。この際、各々のゲート電極には 同一の信号が印加されるようにする。このようにデュア ルゲート(ダブルゲート)或いはトリプルゲート以上で TFTを構成すれば、チャネルとソースードレイン領域 接合部のリーク電流を防止でき、オフ時の電流を低減す ることができる。これらのゲート電極の少なくとも1個 をLDD構造或いはオフセット構造にすれば、更にオフ 電流を低減でき、安定したスイッチング素子を得ること ができる。

【0033】ここで、一般には、半導体層1aのチャネ ル領域1a゚、低濃度ソース領域1b及び低濃度ドレイ ン領域1c等のポリシリコン層は、光が入射するとポリ シリコンが有する光電変換効果により光電流が発生して しまい画素スイッチング用TFT30のトランジスタ特 性が劣化するが、本実施の形態では、走査線3aを上側 から重なるようにデータ線6aがA!等の遮光性の金属 薄膜から形成されているので、少なくとも半導体層1a のチャネル領域1 a′及びLDD領域1 b、1 cへの入 射光の入射を効果的に防ぐことが出来る。また、前述の ように、画素スイッチング用TFT30の下側には、第 1 遮光膜 1 1 a が設けられているので、少なくとも半導 体層1aのチャネル領域1a′及びLDD領域1b、1 cへの戻り光の入射を効果的に防ぐことが出来る。

【〇〇34】尚、本実施の形態では特に、遮光膜11a は定電位配線80を介して定電位源に電気的接続されて おり、第1遮光膜11aは、定電位とされる。従って、 第1遮光膜11aに対向配置される画素スイッチング用 TFT30に対し第1遮光膜11aの電位変動が悪影響 を及ぼすことはない。この場合、定電位源としては、当 該電気光学装置を駆動するための周辺回路(例えば、走 査線駆動回路、データ線駆動回路、サンプリング回路 等)に供給される負電源、正電源等の定電位源、接地電 源、対向電極21に供給される定電位源等が挙げられ る。このように周辺回路等の電源を利用すれば、専用の 電位配線や外部入力端子を設ける必要なく、第1遮光膜 11aを定電位にできる。

【0035】図4はTFTアレイ基板10の表示領域の 外側に位置する第1遮光膜11aと定電位配線80との 接続部の平面図、図5は図4のB-B 、線断面図、図6 は第1 遮光膜11 a および定電位配線80の配置関係を 示す配置図である。

【0036】図6に示すように、第1遮光膜11aは走 査線3aに沿って表示領域61の外側まで引き出され、 表示領域と非表示領域とを仕切る額縁(周辺見切り)用 の遮光膜60の下層まで延設されている。また、走査線 駆動回路104に低電位側の定電圧電源VSSYを供給 する定電位配線80が表示領域61の外周に沿って遮光 膜60の下層に延設されており、図4~図6に示すよう に、第1層間絶縁膜12および第2層間絶縁膜4を貫通 するコンタクトホール81を介して第1遮光膜11aと 定電位配線80とが電気的に接続されている。このよう に第1遮光膜11aが定電圧電源VSSYを供給する定 電位配線80に接続されているため、第1遮光膜11a はフローティング状態となることなく定電圧電源VSS Yの電位に固定される。

【0037】次に、TFTアレイ基板10の製造方法に ついて述べる。

【0038】まず、図7の工程(A)に示すように、ガ ラス基板、例えば無アルカリガラスや石英などからなる 透明な絶縁基板10の表面全体にスパッタ法等によりタ ングステン、チタン、クロム、タンタル、モリブデン等 の金属膜、あるいはこれらの金属を含む金属シリサイド 等の金属合金膜等からなる不透明で導電性を有する遮光 膜11を約500オングストローム~約3000オング ストローム、好ましくは約1000オングストローム~ 約2000オングストロームの厚さに形成する。その 後、フォトリソグラフィ技術を用いて、工程 (B) に示 すようにパターニングし、第1遮光膜11aを形成す る。この第1遮光膜11aは、少なくとも後に形成され る画素スイッチング用のTFT30のチャネル領域1 a、低濃度ソース・ドレイン領域1b,1c、および低 **温度ソース・ドレイン領域1b,1cと髙濃度ソース・** ドレイン領域1d,1eとの接合部を絶縁基板10の裏 側から見て覆うように形成する。このように形成した第 1遮光膜11aのうち、画素スイッチング用TFT30 のチャネル領域1aに対応して形成された部分がチャネ ル遮光部分であり、定電位配線80と接続するように形 成された部分が配線部分である。

【0039】次に、図7の工程 (C) に示すように、第 1 遮光膜 1 1 a の表面に、約500オングストローム~ 約15000オングストローム、好ましくは約8000・ オングストロームの第1層間絶縁膜12を形成する。こ の第1層間絶縁膜12は、第1遮光膜11aと後に形成 される半導体膜1とを絶縁するものであり、例えば常圧 CVD法や減圧CVD法あるいはTEOSガス等を用い て酸化シリコン膜や窒化シリコン膜等の絶縁膜として形

成される。なお、第1層間絶縁膜12を絶縁基板10の全面に成膜することにより、下地膜としての効果が得られる。すなわち、絶縁基板10表面の研磨時における荒れや、不十分な洗浄による汚れ等から画素スイッチング用TFT30の特性劣化を防止することができる。

'04 01/09 11:14 FAX 03 3431 1205

【0040】次に、図7の工程(D)に示すように、第 1層間絶縁膜12の表面全体に、厚さが約500オング ストローム~約2000オングストローム、好ましくは 約550オングストロームのポリシリコン膜1Aを形成 する。方法としては、基板10を約450℃~550 ℃、好ましくは500℃程度に加熱しながら、モノシラ ンガスあるいはジシランガスを約400cc/min~ 約600cc/minの流量で供給し、圧力約20Pa ~約40Paにて、アモルファスシリコン膜を形成す る。この後、窒素雰囲気中にて、約600℃~約700 ℃にて約1時間~約72時間、好ましくは約4時間~約 6 時間のアニール処理を施し、固相成長させ、ポリシリ コン膜1Aを形成する。ポリシリコン膜の厚さは400 オングストローム~2000オングストローム、好まし くは400から600オングストロームにする。また、 ポリシリコン膜1Aは減圧CVD法等により直接成膜し てもよいし、減圧CVD法等により堆積したポリシリコ ン膜にシリコンイオンを打ち込んで一旦非晶質化し、ア 二一ル等で再結晶化させてポリシリコン膜 1 A を形成し てもよい。

【0041】次に、フォトリドグラフィ技術を用いて、図7の工程(E)に示すようにポリシリコン膜1Aをパターニングし、画案スイッチング用TFT30に島状の半導体層1(能動層)を形成する。これに対して、定電位配線80との接続部分ではポリシリコン層1Aを完全に除去する。

【0042】次に、図7の工程(F)に示すように、半導体層1を約900℃~約1300℃の温度で熱酸化することにより、半導体層1の表面に厚さが約200オングストローム~約1500オングストロームのシリエ程により、半導体層1の膜厚は最終的に約300オングストローム~約1500オングストローム、好ましくは約50元なり、半導体層1の膜厚は最終的に約300オングストローム~約450オングストローム~約450オングストローム~約450オングストロームの厚さとなる。なりではなり、ゲート絶縁膜2は約200オングストロームの厚さとなる。なりではなり、ゲート絶縁膜2は約200オングストロームの厚さとなる。なりではなり、ケート絶縁度1500年では1500分割を防止するためには、熟酸化時間を短くし、この熱酸化膜上に高温酸化シリコン膜をCVD法等で堆積して2層以上の多層ゲート絶縁度構造を形成してもよい。

【0043】次に、図8の工程(A)に示すように、走査線3a(ゲート電極)を形成するためのポリシリコン膜3を基板10全面に形成した後、リンを熱拡散し、ポリシリコン膜3を導電化する。または、リンをポリシリ

コン膜3の成膜と同時に導入したドープトシリコン膜を 用いてもよい。

【0044】次に、ポリシリコン膜3をフォトリソグラフィ技術を用いて、図8の工程(B)に示すようにパターニングし、画素スイッチング用TFT30の側にゲート電極(走査線3aの一部)を形成する。これにゲート電極(走査線80との接続部分ではポリシリコン膜3を完全に除去する。なお、走査線3a(ゲート電極)の材料としては、金属膜や金属シリサイド膜等でもよい。特別でもとのできる属膜や金属シリサイド膜は遮光性を有するため、できる線3aを選光膜として配線することで、ブラックの基準である。これにより、対向基別の低下を防ぐことができる。

【0045】次に、図8の工程(C)に示すように、画素スイッチング用TFT30部および周辺駆動回路のNチャネルTFT部の側には、ゲート電極をマスクとして、約0.1×10<sup>13</sup> / cm<sup>2</sup> ~ 約10×10<sup>13</sup> / cm<sup>2</sup> ~ 約10×10<sup>13</sup> / cm<sup>2</sup> ~ 約10×10<sup>13</sup> / cm<sup>2</sup> で低濃度の不純物イオン(リン等)19の打ち込みを行い、画素スイッチング用TFT部の側には、ゲート電極に対して設合的に低濃度ソース・部の下方に位置しているため、不純物イオンが導入とれなかった部分は半導体層のままのチャネル領域1aとなる。このようにしてイオン打ち込みを行った際には、ゲート電極として形成されていたポリシリコン層にも不純物イオンが導入されるので、それはさらに導電化することになる。

【0046】次に、図8の工程(D)に示すように、凾素スイッチング用TFT30部および周辺駆動回路のNチャネルTFT部の側には、ゲート電極より幅の広いレジストマスク21を形成して高濃度の不純物イオン(リン等)20を約0.1×10<sup>15</sup>/cm<sup>2</sup>~約10×10<sup>15</sup>/cm<sup>2</sup>のドーズ量で打ち込み、高濃度のソース領域1dおよびドレイン領域1eを形成する。

【0047】これらの不純物導入工程に代えて、低濃度の不純物イオンの不純物イオンの打ち込みを行わずにゲート電極より幅の広いレジストマスクを形成した状態で高濃度の不純物イオン(リン等)を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。また、ゲート電極をマスクとして高濃度の不純物イオン(リン等)を打ち込んで、セルフアライン構造のソース領域およびドレイン領域を形成してもよいことは勿論である。

【0048】また、図示を省略するが、周辺駆動回路の PチャネルTFT部を形成するために、画素スイッチン グ用TFT部およびNチャネルTFT部をレジストで被 獲保護して、ゲート電極をマスクとして、約0.1×1

0<sup>15</sup>/cm<sup>2</sup>~約10×10<sup>15</sup>/cm<sup>2</sup>のドーズ登 でボロン等の不純物イオンを打ち込むことにより、自己 **整合的にPチャネルのソース・ドレイン領域を形成す** る。なお、画素TFT部および周辺駆動回路のNチャネ ルTFT部の形成と同様に、ゲート電極をマスクとし て、約0.1×10<sup>13</sup>/cm<sup>2</sup>~約10×10<sup>13</sup>/ cm<sup>2</sup>のドーズ量で低濃度の不純物イオン(ボロン等) を導入して、ポリシリコン膜に低温度ソース・ドレイン 領域を形成した後、ゲート電極より幅の広いマスクを形 成して高濃度の不純物イオン(ボロン等)を約0. 1× 10<sup>15</sup>/cm<sup>2</sup>~約10×10<sup>15</sup>/cm<sup>2</sup>のドーズ 量で打ち込み、LDD構造のソース領域およびドレイン 領域を形成してもよい。また、低濃度の不純物イオンの 打ち込みを行わずに、ゲート電極より幅の広いマスクを 形成した状態で高濃度の不純物イオン(ボロン等)を打 ち込み、オフセット構造のソース領域およびドレイン領 域を形成してもよい。これらのイオン打ち込み工程によ って、相補型TFTが可能になり、周辺駆動回路の同一 基板内への内蔵化が可能となる。

【0049】次に、図8の工程(E)に示すように、ゲート電極の表面側に常圧CVD法や減圧CVD法等により、例えば820℃程度の温度条件下で厚さが約5000オングストローム~約15000オングストローム~約15000オングストローム~約15000オングストロームのNSG膜(ボロンやリンを含まないシリケートガラス膜)や愛化シリコン膜等からなる第2層間絶縁膜4を不利で図9の工程(A)参照)の形状異常を抑えるために関9の工程(A)参照)の形状異常を抑えるためにアニールを行う。このときのアニール温度は第2層間絶線は4の成膜温度以上の温度とする。例えば、その温度以上でアニールを行う。またアニール時間は第2層間絶線上でアニールを行う。またアニール時間は第2層間絶線上でアニールを行う。またアニール時間は第2層間絶線上でアニールを行う。またアニール時間は第2層間絶線上でアニールを行う。またアニール時間は第2層間絶線によりの成膜時間の1/2以上の時間、または10分間以上とする。

【0050】このような条件でアニールを行うことにより、アニール中に第1絶縁膜12が充分に収縮し、エッチング時の形状異常が発生しにくくなる。このため、コンタクトホール81内において定電位配線80が断線しにくくなる。とくに第1層間絶縁膜12がTEOSガス等を用いて成膜される場合等には、第1層間絶縁膜12中の炭素(C)や水(H2O)の含有量が多くなるため、加熱による収縮率が大きくなる。したがって、この場合にはとくにアニールを行うことの効果が大きくなる。

【0051】次に、定電位配線80との接続部分では、第1の遮光膜11aの配線部分に相当する領域にコンタクトホール4aを形成する。この際には、反応性イオンエッチング、反応性イオンビームエッチングにより異方性のコンタクトホール4aを形成した方が開孔径をほぼマスクの寸法通りに形成できるた

め高精細化に有利である。また、ドライエッチングとウェットエッチングを組み合わせて行い、コンタクトホール4 a をテーパー状に形成すると、配線接続時の断線防止に効果がある。

【0052】次に、図9の工程(A)に示すように、フォトリソグラフィ技術を用いて、画素スイッチング用TFT30部の側では第2層間絶縁腹4のうち、ソース領域に対応する部分にコンタクトホール5を形成する。また、定電位配線80との接続部分では、第1層間絶縁膜12に対して、コンタクトホール4aに接続するコンタクトホール12aを形成する。これにより、第1層間絶縁膜12および第2層間絶縁膜4を貫通するコンタクトホール81が形成される。

【0053】次に、図9の工程(日)に示すように、層間絶縁膜4の表面側に、データ線6a(ソース電極)を構成するためのアルミニウム膜6をスパッタ法などで形成する。アルミニウムなどの金属膜の他に、金属シリサイド膜や金属合金膜を用いてもよい。成膜されたアルミニウム膜6はコンタクトホール81を介して第1遮光膜11aと接続される。

【0054】次に、図9の工程(C)に示すように、フォトリソグラフィ技術を用いて、アルミニウム膜6をパターニングし、画素スイッチング用TFT30部では、データ線6aの一部としてソース電極を形成する。一方、定電位配線80との接続部分では、アルミニウム膜6をパターニングして定電位配線80を形成する。これにより第1 遮光膜11aと定電位配線80とがコンタクトホール81を介して接続された状態となる。

【0055】次に、図9の工程(D)に示すように、ソース電極および定電位配線80の表面側に常圧CVD法や常圧オゾンーTEOS法等により、例えば400℃程度の温度条件下で厚さが約500オングストローム~約15000オングストロームのBPSG膜(ボロンやリンを含むシリケートガラス膜)と、約100オングストローム~約3000オングストロームのNSG膜の少なくとも2層を含む第3層間絶縁度7を形成する。また、有機膜等をスピンコートにより塗布することで、段差形状のない平坦化膜を形成してもよい。

【0056】次に、図9の(E)に示すように、画案スイッチング用TFT30部の側では、フォトリソグラフィ技術およびドライエッチング法などを用いて、第2層間絶縁度7のうち、高温度ドレイン領域1eに対応する部分にコンタクトホール8を形成する。この際にも、反応性イオンエッチングにより異方性のコンタクトホール8を形成した方が、高精細化に有利である。また、ドライエッチングとウェットエッチングを組み合わせて行い、コンタクトホール8をテーパー状に形成すると、配線接続時の断線防止に効果がある。

【0057】次に、図10の工程(A)に示すように、 第3層間絶縁膜7の表面側に、ドレイン電極を構成する ための厚さが約400オングストローム~約2000オ ングストロームのITO膜9をスパッタ法などで形成し た後、図10の工程(B)に示すように、フォトリソグ ラフィ技術を用いてITO膜9をパターニングし、画素 スイッチング用TFT30部には画素電極9aを形成す る。また、定電位配線80との接続部分では1T〇膜9 を完全に除去する。なお、画素電極9aの表面にはポリ イミド等の配向膜16が形成され、ラビング処理され る。画素電極9aとしては、ITO膜に限らず、SnO ×膜やZnOx膜などの高融点の金属酸化膜などからな る透明電極材料を使用することも可能であり、これらの 材料であれば、コンタクトホール8内でのステップカバ レージも実用に耐えるものである。また、反射型の電気 光学装置を構成する場合には、画素電極9aとしてアル ミニウム等の反射率の高い膜を形成する。

【0058】なお、図8の工程(E)および図9の工程(A)において、コンタクトホール5を形成する際に、定電位配線80との接続部分のコンタクトホール4aを同時形成してもよい。

【0059】(電気光学装置の全体構成)以上のように構成された電気光学装置の各実施の形態の全体構成を図11及び図12を参照して説明する。尚、図11は、TFTアレイ基板10をその上に形成された各構成要素と共に対向基板20の側から見た平面図であり、図12は、対向基板20を含めて示す図13のH-H 断面図である。

【0060】図11において、TFTアレイ基板10の 上には、シール材52がその緑に沿って設けられてお り、その内側に並行して、例えば第2遮光膜23と同じ 或いは異なる材料から成る周辺見切りとしての第2遮光 膜53が設けられている。シール材52の外側の領域に は、データ線駆動回路101及び実装端子102がTF Tアレイ基板10の一辺に沿って設けられており、走査 線駆動回路104が、この一辺に隣接する2辺に沿って 設けられている。走査線3aに供給される走査信号遅延 が問題にならないのならば、走査線駆動回路104は片 側だけでも良いことは書うまでもない。また、データ線 駆動回路101を画面表示領域の辺に沿って両側に配列 してもよい。例えば奇数列のデータ線6 a は画面表示領 域の一方の辺に沿って配設されたデータ線駆動回路から 画像信号を供給し、偶数列のデータ線は前記画面表示領 域の反対側の辺に沿って配設されたデータ線駆動回路か ら画像信号を供給するようにしてもよい。この様にデー タ線6aを櫛歯状に駆動するようにすれば、データ線駆 動回路の占有面積を拡張することができるため、複雑な 回路を構成することが可能となる。更にTFTアレイ基 板10の残る一辺には、画面表示領域の両側に設けられ た走査線駆動回路104間をつなぐための複数の配線1

05が設けられており、更に、周辺見切りとしての第2 遮光膜53の下にプリチャージ回路201 (図4参照)が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、TFTアレイ基板10と対向基板20との間で電気的導通をとるための導通材からなる銀点106が設けられている。そして、図12に示すように、図11に示したシール材52とほぼ同じ翰郭を持つ対向基板20が当該シール材52によりTFTアレイ基板10に固着されている。

【0061】以上図1から図12を参照して説明した各 実施の形態における電気光学装置のTFTアレイ基板1 0上には更に、製造途中や出荷時の当該電気光学装置の 品質、欠陥等を検査するための検査回路等を形成しても よい。また、データ線駆動回路101及び走査線駆動回 路104をTFTアレイ基板10の上に設ける代わり に、例えばTAB(テープオートメイテッドボンディン グ基板)上に実装された駆動用LSIに、TFTアレイ 基板10の周辺部に設けられた異方性導電フィルムを介 して電気的及び機械的に接続するようにしてもよい。ま た、対向基板20の投射光が入射する側及びTFTアレ イ基板10の出射光が出射する側には各々、例えば、T N(ツイステッドネマティック)モード、STN(スー パーTN)モード、DISTN(ダブルーSTN)モー ド等の動作モードや、ノーマリーホワイトモード/ノー マリーブラックモードの別に応じて、偏光フィルム、位 相差フィルム、偏光板などが所定の方向で配置される。 【〇〇62】以上説明した各実施の形態における電気光 学装置は、カラー液晶プロジェクタに適用されるため、 3枚の電気光学装置がRGB用のライトバルブとして各 々用いられ、各電気光学装置には各々RGB色分解用の ダイクロイックミラーを介して分解された各色の光が投 射光として各々入射されることになる。従って、各実施

の形態では、対向基板20に、カラーフィルタは設けら れていない。しかしながら、第2遮光膜23の形成され ていない画素電極9aに対向する所定領域にRGBの力 ラーフィルタをその保護膜と共に、対向基板20上に形 成してもよい。このようにすれば、液晶プロジェクタ以 外の直視型や反射型のカラー液晶テレビなどのカラー電 気光学装置に各実施の形態における電気光学装置を適用 できる。更に、対向基板20上に1画素1個対応するよ うにマイクロレンズを形成してもよい。このようにすれ ば、入射光の集光効率を向上することで、明るい電気光 学装置が実現できる。更にまた、対向基板20上に、何 層もの屈折率の相違する干渉層を堆積することで、光の 干渉を利用して、RGB色を作り出すダイクロイックフ ィルタを形成してもよい。このダイクロイックフィルタ 付き対向基板によれば、より明るいカラー電気光学装置 が実現できる。

【0063】以上説明した各実施の形態における電気光 学装置では、従来と同様に入射光を対向基板20の側か

(10)

特開平12-098407

ら入射することとしたが、第1遮光膜11aを設けてい るので、TFTアレイ基板10の側から入射光を入射 し、対向基板20の側から出射するようにしても良い。 即ち、このように電気光学装置を電気光学物質プロジェ クタに取り付けても、半導体層1aのチャネル領域1 a'及びLDD領域1b、1cに光が入射することを防 ぐことが出来、髙画質の画像を表示することが可能であ る。ここで、従来は、TFTアレイ基板10の裏面側で の反射を防止するために、反射防止用のAR被膜された 偏光板を別途配置したり、ARフィルムを貼り付ける必 要があった。しかし、各実施の形態では、TFTアレイ 基板10の表面と半導体層1aの少なくともチャネル領 域1a゚及びLDD領域1b、1cとの間に第1遮光膜 11aが形成されているため、このようなAR被膜され た偏光板やARフィルムを用いたり、TFTアレイ基板 10そのものをAR処理した基板を使用する必要が無く なる。従って、各実施の形態によれば、材料コストを削 滅でき、また偏光板貼り付け時に、ごみ、傷等により、 歩留まりを落とすことがなく大変有利である。また、耐 光性が優れているため、明るい光源を使用したり、偏光 ビームスプリッタにより偏光変換して、光利用効率を向 上させても、光によるクロストーク等の画質劣化を生じ ない。

【0064】また、各画素に設けられるスイッチング素 子としては、正スタガ型又はコプラナー型のポリシリコ ンTFTであるとして説明したが、逆スタガ型のTFT やアモルファスシリコンTFT等の他の形式のTFTに 対しても、各実施の形態は有効である。

【0065】本実施の形態では、ゲート絶縁膜2を1層 構成としているが、ゲート絶縁膜を2層構成とし、上層 の絶縁膜を定電位配線80との接続部分に残すようにし てもよい。この場合、コンタクトホール81に相当する コンタクトホールは第1層間絶縁膜12、上記上層の絶 縁膜、および第2層間絶縁膜の3層を貫通するものとな る。

### [0066]

【発明の効果】本発明の電気光学装置の製造方法によれ ば、第1および第2の絶縁膜をアニールする工程におけ

るアニール温度を前記第2の絶縁膜の成膜温度以上とす ることにより、第1および第2の絶縁膜のエッチング速 度の差異が小さなものとなる。このため、第1および第 2の絶縁膜を貫通するコンタクトホールを形成するに際 し、コンタクトホールの形状異常が生じるおそれがなく なり、したがって遮光膜と定電位配線とを確実に接続す ることができる。また、本発明の電気光学装置の製造方 法によれば、第1および第2の絶縁膜をアニールするエ 程におけるアニール時間を10分以上とすることによ り、第1および第2の絶縁膜のエッチング速度の差異が 小さなものとなる。このため、第1および第2の絶縁膜 を貫通するコンタクトホールを形成するに際し、コンタ クトホールの形状異常が生じるおそれがなくなり、した がって遮光膜と定電位配線とを確実に接続することがで

→ McGinn&Gibb


#### 【図面の簡単な説明】

- 【図1】電気光学装置の表示領域を示す模式図。
- 【図2】電気光学装置の画素を示す図。
- 【図3】図2のA-A 編断面図。
- 【図4】第1遮光膜と定電位配線との接続部分を示す 図.
- 【図5】図4のB-B 編断面図。
- 【図6】第1 遮光膜と定電位配線との接続部分の配置を 示す図。
- 【図7】本発明の製造方法による電気光学装置の製造工 程を示す図。
- 【図8】図7に続く工程を示す図。
- 【図9】図8に続く工程を示す図。
- 【図10】図9に続く工程を示す図。
- 【図11】電気光学装置を構成する要素の配置図。
- 【図12】図6のH-H (線断面図。

# 【符号の説明】


- 第2層間絶縁膜
- 1 2 第1層間絶縁膜
- 11a 第1遮光膜
- 80 定電位配線
- 8 1 コンタクトホール


【図12】




(11)

特開平12-098407









【図5】

(12)

特開平12-098407






【図7】




【図10】




(13)

特開平12-098407

[图8]




[2]9]



(14)





# フロントページの続き

Fターム(参考) 2H092 JA26 JA29 JA33 JA38 JA42

JA44 JB13 JB23 JB32 JB33

JB38 JB52 JB57 JB63 JB69

KA04 KA07 KB12 KB13 MA05

MA08 MA14 MA15 MA16 MA18

MA19 MA20 MA25 MA27 MA30

MA35 MA37 MA41 NA13 NA22

NA25 NA27 NA29 PA06 PA09

0A07

5C094 AA04 AA42 AA43 AA55 BA03

BA43 CA19 DA15 DB10 EA04

EA05 EA10 EB02 ED15 FA02

FB02 FB15 GB10 JA20